PATENT ABSTRACTS OF JAPAN

(11)Publication number :

09-089999

(43)Date of publication of application: 04.04.1997

(51)Int.Cl.

GO1R 31/28 GO1R 31/26

(21)Application number: 07-274663

(71)Applicant: ADVANTEST CORP

(22)Date of filing:

28.09.1995


(72)Inventor: TAKAKUWA MAKI

(54) SEMICONDUCTOR TESTING DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED. To eliminate a wasteful redundant transfer operation and realize the higher speed of test by transferring only the data differed in set data value between this time and the last time.

SOLUTION: All the initial set data of a table 100 is outputted to a tester bus 60, and also stored in a transfer reference memory 20. On and after it, the same content is written, renewed and stored in the memory 20 interlockingly with the output operation to a tester bus I/F 58. A CPU 54 receives a test condition setting starting signal 51, clears a transfer number counter 55, and then reads the set data of the map 100 to be reset and the reference data of the memory 20 corresponding thereto to compare both the data. When they are not coincident, the set data of the map 100 is written in a transfer execution memory 30 to add 1 to the counter 55. Thereafter, the CPU 54 successively outputs the differential set data from the head address of the memory 30 to the address area of the value of the counter 55 in order through the L/F 56 to



LEGAL STATUS

[Date of request for examination]

08.03.2001

[Date of sending the examiner's decision of rejection]

27.07,2004 [Kind of final disposal of application other than the

examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of

rejection]

[Date of requesting appeal against examiner's decision of

rejection]

[Date of extinction of right]

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出顧公開番号

特開平9-89999

(43)公開日 平成9年(1997)4月4日

(51) Int.Cl. 8	識別配号	庁内整理番号	ΡĮ		技術表示箇所
G01R 31/28			G 0 1 R	31/28	Н
31/26				31/26	G

審査請求 未請求 請求項の数4 FD (全 6 頁)


(21)出讀書号	特額平 7-274663	(71) 出願人	390005175 株式会社アドバンテスト	
(22) 出 顧 日	平成7年(1995)9月28日	(72) 発明者	東京都練馬区旭町1丁目32番1号 高乗 真樹 東京都練馬区旭町1丁目32番1号 株式会 社アドバンテスト内	

(54) 【発明の名称】 半導体試験装置

(57)【要約】

【課題】 本発明は、初回の初期化設定以後のDUT試 験条件の転送設定において、前回設定データ値と今回設 定データ値が異なるデータのみ転送実行、即ち差分転送 制御手段を設けて、無駄な冗長転送動作を無くして高速 化を実現する。

【解決手段】 以前の被試験デバイスの試験条件を変え る複数設定データと、今回設定するの複数設定データの 中で、以前のテスターバスアドレスと同一の設定データ を除いた設定データをテスターバス60を介して送出す る差分転送処理手段を設ける。



(2)

20

特期平9-89999

【特許請求の範囲】

【請求項1】 複数モジュールとデスターコントローラ 間をテスターバスでインターフェースし、該テスターバ スを介して被試験デバイスの試験条件である複数設定デ ータを各モジュールに送出する半導体試験装置におい て、

1

以前の試験条件を変える複数設定データと、今回設定す るの複数設定データの中で、以前のテスターバスアドレ スと同一の設定データを除いた設定データをテスターバ スを介して送出する差分転送処理手段を設け、

以上を具備していることを特徴とした半導体試験装置。

【請求項2】 複数モジュールとテスターコントローラ 間をテスターバスでインターフェースし、該テスターバ スを介して被試験デバイスの試験条件である複数設定デ 一夕を各モジュールに送出する半導体試験装置におい

以前の試験条件を変える複数設定データと、今回設定す るの複数設定データの中で、以前のテスターバスアドレ スと同一の設定データを除いた設定データをテスターバ スを介して送出する差分転送制御回路手段を設け、

以上を具備していることを特徴とした半導体試験装置。

【請求項3】 差分転送処理手段は、テスターバスに送 出した設定データと同一内容を格納する転送参照メモリ を設け、

該参照メモリの参照データと今回の設定データとを順次 比較し、不一致の場合にテスターバスへ該設定データを 送出する差分転送制御をCPUに設け、

以上を具備していることを特徴とした請求項1記載の半 導体試験装置。

【請求項4】 差分転送制御回路手段は、

テスターバスに送出した設定データと同一内容を格納す る転送参照メモリを設け、

該参照メモリの参照データと今回設定データとを比較す る比較手段を設け、

該比較手段からの不一致信号を受けて、テスターバスへ 該設定データを送出する制御部を設け、

以上を具備していることを特徴とした請求項3記載の半 導体試験装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、半導体試験装置 (ICT) において、多数の試験条件の繰り返し設定動 作時間の短縮化に関する。

[0002]

【従来の技術】ICTにおいて、被試験デバイス(DU 丁) の各種試験は、各試験項目毎に試験条件を順次変え ながら試験実施する。図5に、この試験条件を変える設 定データの転送構成概要図を示す。構成は、テスターコ ントローラ50と、テスターバス60と、複数のモジュ ール70とで成る。テスターコントローラ50は、DU 50 【課題を解決するための手段】上記課題を解決するため

T試験の制御を主に制御するコントローラであり、本発 明に関係する内部構成部分は、テーブルマップ100群 と、CPU54と、テスターバスI/F56とで成る。 【0003】各試験項目毎に試験条件の変更内容は、テ ープルマップ100に格納されていて、これをテスター バス60経由で各モジュール70に送出する形態で実施 される。このテーブルマップ100の一例としては、図 6の設定データ配列構造図に示すように、テスターバス

2

60に与えるN(例えば24)ビットアドレス情報と、 このアドレスに与える32ビット命令コードである設定 データ情報の配列データで成る。

【0004】テスタ〜コントローラ50内のCPU54 は、専用の高速CPUであり、DUT試験条件の変更の 都度、試験を一時停止して、テーブルマップ100群か ら試験項目に対応したテーブルマップデータを順次テス ターバス I / F 5 6 に与えてテスターバス 6 0 を介し て、各所にある対応する複数モジュール70に転送設定 更新し、その後試験を続行する。これの繰り返しによ り、全試験項目のデバイス試験を実施する。

【0005】デスターバスI/F56は、CPU54の 内部パスとテスターパス60とのRD/WR変換用イン ターフェース回路である。ここでテスターバス60は、 各所に分散して存在するモジュール70に数十mもの長 いケーブルで接続され、8ビットデータ単位でシリアス 転送するバス構造である。

【0006】ところで、上記で説明した設定データの従 来の転送方式では、冗長転送期間を有している。即ち、 初回の初期化設定以後は、転送設定するテーブルマップ 100のデータ内容の多くが更新すべき設定データでは 無い。この結果、前回と同一設定データの場合において は、無駄な転送設定であり冗長転送になる。しかも、こ の転送期間は、DUT試験が一時停止している状態であ るから、この冗長転送期間はデバイス試験のスループッ トの低下要因ともなっている。

[0007]

【発明が解決しようとする課題】上記説明のように、初 回の初期化設定以後のDUT試験条件の変更は、転送設 定するテーブルマップ100のデータ内容全てが新たな 設定データでは無く、無駄な転送、即ち冗長転送であ

り、しかもこの転送はプログラムのロード時間の長期化 とデバイス試験時間が長くなってスループットの低下製 因にもなり好ましくない。

【0008】そこで、本発明が解決しようとする課題 は、初回の初期化設定以後のDUT試験条件の転送設定 において、前回設定データ値と今回設定データ値が異な るデータのみ転送実行、即ち差分転送制御手段を設け で、無駄な冗長転送動作を無くして高速化を実現するこ とを目的とする。

[0009]

に、本発明の構成では、以前の被試験デバイスの試験条 件を変える複数設定データと、今回設定するの複数設定 データの中で、以前のテスターバスアドレスと同一の設 定データを除いた設定データをテスターバス60を介し て送出する差分転送処理手段を設ける構成手段とする。 ここで、差分転送処理手段としては、テスターバス60 に送出した設定データと同一内容を格納する転送参照メ モリ20を設け、参照メモリの参照データと今回のテー ブルマップ100の設定データとを順次比較し、不一致 の場合にのみ実際にテスターバス I / F 5 6 を起動して 10 テスターバス60へ設定データを送出する差分転送制御 をCPU54に設ける構成手段がある。これにより、複 数モジュール10とデスターコントローラ50間をテス ダーパス60でインターフェースし、テスターバス60 を介して被試験デバイスの試験条件である複数設定デー タを各モジュール70に送出する半導体試験装置におい て、無駄な冗長転送動作を無くして高速化を実現する。

3

【0010】また、以前の被試験デバイスの試験条件を変える複数設定データと、今回設定するの複数設定データの中で、以前のテスターバスアドレスと同一の設定デ 20一夕を除いた設定データをテスターバス60を介して送出する差分転送制御回路手段を設ける構成手段がある。ここで、差分転送制御回路手段としては、テスターバス60に送出した設定データと同一内容を格納する転送参照メモリ20を設け、参照メモリの参照データと今回デーブルマップ100の設定データとを比較する比較手段(比較器42)からの不一致信号を受けて、実際にテスターバスI/F56を起動してテスターバス60へ設定データを送出する制御

[0011]

部44を設ける構成手段がある。

【発明の実施の形態】以下に本発明の実施の形態を実施 例と共に詳細に説明する。

[0012]

【実施例】

(実施例1)本発明は、テスターコントローラ50内に、前回設定データを保存する転送参照メモリ20を設け、この参照データと今回送るべきテーブルマップ100の設定データとを順次比較し、不一致の場合にのみ実際にテスターパス1/F56を起動してテスターパス6400へ設定データを送出することで、冗長な転送動作を削除した差分転送制御手段を追加して設けた方式である。【0013】構成は、図1に示すように、従来のテスターコントローラ50構成に対して、前回設定データを保存する転送参照メモリ20と、前回との比較結果で不一致の設定データを格納する転送実行メモリ30と、差分転送制御をする制御手段をCPU54に設けた構成で成る。

【0014】転送参照メモリ20は、テスターバス60 で、外部のテスターバス60の万のN (例えば24) ビットアドレス空間であるMワード 50 た差分転送制御手段としている。

容量で、ワード幅は32ピットのメモリを設ける。即ち、図3のメモリ構造図に示すように、図6に示すテーブルマップの中で32ビットの設定データ情報部分をそのまま格納する。

【0015】転送実行メモリ30は、テスターバス60へ更新すべき設定データである差分設定データをまとめて格納するメモリであり、少なくとも初期設定用テーブルマップ100以外の試験条件変更テーブルマップ100以外の試験条件変更テーブルマップ100と同様のX(即ちN+32)ビット幅単位のデータで格納する。

【0016】次に実際の試験手順での転送動作例を説明する。まず、DUT試験の当初においては、初期設定する初期設定用テーブルマップ100の設定データが全てテスターバス60に出力され、同時に転送参照メモリ20にも格納される。このときはCPU54は、テーブルマップ100の設定データと転送参照メモリ20の参照データとの比較動作を行わない。以後は、転送参照メモリ20への格納は、テスターバスI/F56への出力動作と連動して同一内容が書き込み更新保存される。

【0017】これ以後の試験条件変更するテーブルマッ プ100の設定データに対して、CPU54は、差分転 送処理を実行する。即ち、次の試験条件設定起動信号5 1を受けて、内部に設定データ個数を計数する転送個数 カウンタ55を設けてこれをクリアした後、次に再設定 する試験条件変更テーブルマップ100の設定データを 順次読みだし、このアドレス情報に対応する転送参照メ モリ20アドレスの参照データを読みだし、両者の設定 データ情報を比較し、不一致の場合に、このテーブルマ ップ100の設定データを転送実行メモリ30に書き込 み、転送個数カウンタ55を+1する。これによって転 送実行メモリ30には、次にテスターバス60に出力す べき差分の設定データのみが格納されることとなる。こ の後、CPU54は、転送実行メモリ30の先頭アドレ スから転送個数カウンタ55の値のアドレス領域迄の差 分設定データを、順番にテスターバスI/F56を経由 して実際のテスターバス60に順次出力することで、設 定更新を実施する。これらの差分転送制御手段を設ける ことによって、無駄な冗長転送動作が無くなり、転送時 間を短縮して高速化できる。

【0018】(実施例2)本発明は、CPU54内部パスと外部のテスターパス60のバス転送速度の大きな違いに着目し、CPU54内部パスとテスターパスI/F56の間に差分転送回路40を挿入して設け、CPU54から高速で送られてくるテーブルマップ100の全設定データを受けて、以前の設定データとを比較し、不一数の場合にのみテスターパスI/F56を起動してテスターバス60へこの設定データを実際に送出することで、外部のテスターパス60の冗長な転送動作を削除した差分転送制御手段としている。

(4)

特開平9~89999

5

【0019】差分転送回路40の構成は、図2に示すように、従来のテスターコントローラ50構成に対して、転送参照メモリ20と比較器42と、制御部44とで成る。転送参照メモリ20は、実施例1と同様に、設定データを保存更新するメモリである。比較器42は、差分検出用比較器であり、CPU54から高速で送られてくるテーブルマップ100の全設定データを順次受けて、この中の設定データ情報と、この中のアドレス情報に対応する転送参照メモリ20アドレスの前回設定データ内容とを比較し、不一致の場合に不一致信号を制御部44 10に供給する。

【0020】制御部44では、前記不一致信号を受けて、テスターバスI/F56を起動して、該設定データをテスターバス60へ送出させる。ただし、当初の初期化設定動作時は、前記不一致信号は無視しテスターバスI/F56は常時起動状態にする。

【0021】ところで、CPU54側のデータ転送速度はDMA転送では0.1 μ秒程度であり、他方テスターバス60の命令コード転送速度は、8ピットデータ単位のシリアル転送方式のバスである為、およそ0.8 μ秒 20程かかる。この結果、従来の冗長転送部分の転送時間が例えば1/8に短縮でき高速化できることとなる。

【0022】(応用例)上記実施例1の説明では、 転送参照メモリ20の容量は、テスターバス60のNビットアドレス空間分であるMワード容量を設ける場合で説明していたが、テーブルマップに格納されるアドレス情報は特定のアドレス空間である場合が多く、所望により、この特定アドレス空間のメモリ容量を設ける構成としても良い。

【0023】また上記実施例1の説明では、転送実行メ 30 モリ30を設けて、一旦このメモリに実行すべき設定データを格納する例で説明していたが、所望により、この転送実行メモリ30を削除し、次の試験条件設定時に順次処理してテスターバス60に送出しても良い。

【0024】また上記実施例1の説明では、CPU54 は、次の試験条件設定起動信号51を受けて、処理を起 動し、転送実行メモリ30に格納する例で説明していた が、所望により、次の試験条件設定起動信号51以前 に、予め処理する実施形態としても良い。この場合は、 デバイス試験と並行して実施するので、転送実行メモリ 40 30に格納する処理時間を軽減できる。

【0025】また上記実施例1、2の説明では、変更のある設定データを検出し、この設定データのみをテスターバス60に送出する例で説明していたが、設定データの中には変更の無い設定データを含んでシーケンシャルに送出すべき形式のものもある。これに対応する為に、図4のテーブルマップ100の設定データ配列構造図に示すように、タグビットを追加して付与しておき、このタグの有無により、無条件でテスターバス60に送出すべきか否かを制御可能にして実施例1の処理、あるいは50

実施例2の回路を設けて実現する構成としても良い。 【0026】

6

【発明の効果】本発明は、以上説明したように構成されているので、下記に記載されるような効果を奏する。実施例1、2の転送参照メモリ20は、以前にテスターバス60に送出した設定データ内容を格納して参照用データとしての役割を持つ。実施例1の転送実行メモリ30は、更新設定すべき設定データ、即ち差分設定データをまとめて格納する役割を持つ。

【0027】実施例1の差分転送処理を実行するCPU 54は、試験条件変更テーブルマップ100の設定デー 夕内容と、このアドレス情報に対応する転送参照メモリ 20アドレスの参照データを比較し、更新すべき設定データのみを抽出処理する作用を持ち、また、更新すべき 設定データをテスターパス60に出力する作用を持ち、 これにより差分転送処理を実現する。

【0028】実施例1において、CPU54に今回送るべきテーブルマップ100の設定データと、以前に送出した設定データを比較し、同一設定データの場合は、テスターパス60の動作を実行させない差分転送制御処理手段を設けることにより、テスターバス60の動作時間を削減でき、これにより冗長転送時間の短縮が計れる利点が得られる。

【0029】実施例2において、CPU54内部バスとテスターバスI/F56の間に差分転送回路40を挿入して設けた差分転送制御回路手段では、同一設定データの場合は、テスターバス60の動作を実行させないことにより、比較的低速なテスターバス60の動作時間を削減でき、これにより冗長転送時間部分が数分の1程度に短縮高速化できる効果が得られる。

【0030】 これらにより、以前設定データ値と今回設定データ値が異なるデータのみ転送、即ち差分転送制御が実現でき、従来のような無駄な冗長転送動作を無くして高速化が実現できる利点が得られる。

【図面の簡単な説明】

【図1】本発明の、冗長な転送動作を削除した差分転送 処理構成図である。

【図2】本発明の、冗長な転送動作を削除した差分転送 ブロック構成図である。

【図3】本発明の、転送参照メモリ20の参照データ配 列構造図である。

【図4】本発明の、タグビットを付加したテーブルマップ100の設定データ配列構造図である。


【図 5 】従来の、試験条件を変えるテーブルマップ 1 0 0 の設定データの転送を説明する構成概要図である。

【図6】テスタバスに送出するテーブルマップ100の 設定データの配列図例である。

【符号の説明】

20 転送参照メモリ

30 転送実行メモリ



(6)

特開平9-89999



